VHDL-Entwicklung eines proprietären und parametrisierbaren

VHDL-Entwicklung eines proprietären und parametrisierbaren "System on a Chip"

4.11 - 1251 ratings - Source



Inhaltsangabe:Einleitung: Die Entwicklung von mikroelektronischen Schaltungen hat sich in den letzten Jahren rasant verAcndert, wobei die EntwurfskomplexitAct stark anstieg und sich die Entwicklungszeiten (Time to market) reduzierten. ErmApglicht wird dieses durch den Einsatz von Hardwarebeschreibungssprachen (z.B. VHDL, Verilog etc.), die es erlauben, eine Verifikation zu simulieren und auch zu synthetisieren. Realisiert wird dies alles durch den Einsatz von CAE-Werkzeugen, welche z.B. von vielen FGPA oder CPLD Anbietern gA¼nstig oder gar umsonst angeboten werden. A„hnlich wie bei der Softwareentwicklung wird der gesamte Entwurf einer grApAŸeren Digitalschaltung in einzelne Funktionseinheiten zerteilt, die untereinander A¼ber festgelegte Schnittstellen kommunizieren (in VHDL sog. Entities). Viele dieser Funktionseinheiten kApnnen ganz universell (reusable) erstellt werden und somit durch Parametrisierung (z.B. BUS-Breite) in unterschiedliche Projekte einflieAŸen. Es gibt viele Firmen, die sich auf die Erstellung dieser Funktionseinheiten sog. IP-Cores spezialisiert haben. Bei der Strukturverkleinerung ist gerade die 0, 13-I¼m- Prozesstechnik aktuell und ein Ende ist nicht abzusehen. ErmApglicht wird dies durch den Einsatz neuer Werkstoffe. Im Bereich der PLDs gibt es viele interessante Entwicklungen, so besitzen z.B. einige FPGAs einen kleinen Mikrocontroller, der zur Laufzeit Teile der Logik den neuen Erfordernissen anpasst. Die MApglichkeit der dynamischen Rekonfigurierbarkeit stellt eingroAŸes Potential fA¼r die Zukunft da. Durch das Zusammenspiel dieser Entwicklungen kApnnen immer mehr Funktionen auf einem IC abgebildet werden. Komplette Systeme (z.B. fA¼r Settop-Boxen) werden auf einem Chip realisiert, man spricht in diesem Fall von einem System-on-a-Chip (SoC) . Jeder namhafte Hersteller bietet Produkte aus diesem Marktsegment an. Die Entwicklung eines SoC von der Spezifikation A¼ber die Implementation bis hin zur Inbetriebnahme auf einem DIGILAB 1Kx208 ist Thema dieser Diplomarbeit. Gang der Untersuchung: Im zweiten Kapitel folgt eine EinfA¼hrung in die PLDs am Beispiel des verwendeten FPGAs aus der Altera ACEX Familie. Das dritte Kapitel gibt einen kurzen Einblick in eine Auswahl von HW Beschreibungssprachen. AnschlieAŸend geht es weiter mit Synthese und Optimierung , welche anhand eines kleinen Beispieles behandelt werden. Die Spezifikation des SoC stand am Anfang der Diplomarbeit und war die Grundlage, nach der die einzelnen Module des Gesamtsystems entwickelt wurden. Kapitel 5 beschreibt den Aufbau des SoC und welche Ziele verfolgt wurden. Das Thema RISC wird, anhand eines Vergleichs, im Kapitel 6 behandelt. Kapitel 7 beschAcftigt sich mit dem Aufbau und der Konfiguration des Gesamtprojekts. Dieses Kapitel sollte vor dem HW-Manual gelesen werden, weil dort die wichtigsten Konstanten etc. beschrieben werden. Des weiteren werden dort wichtige Informationen gegeben, falls das Projekt auf andere Bausteine (als von Altera) portiert werden soll. Im HW-Manual werden alle entwickelten Module mit Hilfe von Blockschaltbildern, Wave- und FSM-Diagrammen beschrieben. Das Gesamtsystem bietet viel Potential zur Verwirklichung von Softwareideen. Kapitel 9 gibt alle notwendigen Informationen, um die Leistung voll auszuschAppfen. Mit einer Zusammenfassung, dem Anhang und einem Glossar endet dann dieses Dokument. Inhaltsverzeichnis:Inhaltsverzeichnis: InhaltsverzeichnisI VorwortIX DanksagungenX AnmerkungX 1.Einleitung1 1.1Aufbau der Diplomarbeit2 2.Programmable Logic Devices (PLDs)3 2.1Complex Programmable Logic Device (CPLD)4 2.2Field Programmable Gate Arrays (FPGA)5 2.2.1Beispiel: AcexTMEP1K100C208-16 3.HW-Beschreibungssprachen (HDLs)8 3.1VHDL9 3.2SystemC12 4.Synthese und Optimierung15 4.1Syntheseregeln fA¼r getaktete Prozesse16 4.2Syntheseregeln fA¼r komb. Logik und ungetaktete Prozesse16 4.3TechnologieabhAcngige Synthese17 4.4Synthese: ein praktisches Beispiel18 4.5Fazit20 5.System on a Chip (SoC) Spezifikation21 5.1Ziele des Soc21 5.2CPU23 5.3GPU23 5.4I/O23 5.4.1UART24 5.4.2TIMER24 5.4.3LEDS/7-Segment-Anzeige24 5.4.4Buttons24 5.5DMA25 5.6SELECTOR25 5.7Externes RAM25 5.8Internes RAM/ROM25 6.Reduce Instruction Set Computer (RISC)26 6.1Generelle Unterschiede der Architekturen27 6.1.12/3 Operanden-Maschine27 6.1.2Aœberlappende Registerfenster27 6.1.3Besonderheit des Register R027 6.1.4Besonderheit des Link-Registers28 6.2Instruktionen28 6.3Load / Store Befehle31 6.4Fazit31 7.Projekt Konfiguration32 8.System on a Chip - Hardware Manual39 9.System on a Chip - Software Manual121 10.Zusammenfassung169 10.1Probleme170 10.1.1Zu lange Signalwege vom RAM zur CPU/GPU170 10.1.2MAX+Plus II170 10.1.3Testboard171 10.2Ausblicke171 I.Synthese - ErgebnisseXI II.AssemblerXIV III.BeispieleXVI IV.EmulatorXVII V.PC-SoC DatenaustauschXIX VI.SoftwareXX VII.GlossarXXI VIII.LiteraturverzeichnisXXIV IX.InternetquellenXXV X.AbbildungsverzeichnisXXVI XI.BlockdiagrammverzeichnisXXVII XII.FSM-Diagramm-VerzeichnisXXVIII XIII.Waveform-VerzeichnisXXVIII XIV.TabellenverzeichnisXXIX XV.Eidesstattliche ErklAcrungXXXIBlockdiagramm 3-1 : Blockdiagramm 3-2 : Blockdiagramm 8-1 Blockdiagramm 8- 2 : Blockdiagramm 8-3 : Blockdiagramm ... 8-12 : Blockdiagramm 8-13 : Blockdiagramm 8-14 : Blockdiagramm 8-15 : Blockdiagramm 8-16 : Blockdiagramm 8-17anbsp;...


Title:VHDL-Entwicklung eines proprietären und parametrisierbaren "System on a Chip"
Author: Bastian Zühlke
Publisher:diplom.de - 2004-07-29
ISBN-13:

You must register with us as either a Registered User before you can Download this Book. You'll be greeted by a simple sign-up page.

Once you have finished the sign-up process, you will be redirected to your download Book page.

How it works:
  • 1. Register a free 1 month Trial Account.
  • 2. Download as many books as you like (Personal use)
  • 3. Cancel the membership at any time if not satisfied.


Click button below to register and download Ebook
Privacy Policy | Contact | DMCA